Steganografijos metodų realizacijos ir taikymo programuojamosios logikos lustuose tyrimas
Vukolov, Andrej | Kompiuterių inžinerijos katedra |
Steganografija - tai mokslas, nagrinėjantis slaptą informacijos perdavimą, nuslepiant patį perdavimo faktą. Magistro baigiamajame darbe yra kuriamas ir tiriamas skaitmeninės steganografijos „LSB” algoritmas, skirtas informacijos slėpimui spalvotuose paveikslėliuose. Kaip papildoma apsaugos priemonė, algoritme naudojamas informacijos šifravimas, taikant „WELL1024” pseudoatsitiktinių skaičių generatorių (PASG).Darbe yra atliekama steganografijos metodų ir algoritmo analogų apžvalga, aptariami jo tyrimo metodai, tiriamos statistinės teksto savybės, apžvelgiami, testuojami ir palyginami skirtingi PASG. Atsižvelgiant į egzistuojančių steganografijos sistemų privalumus ir trūkumus, kuriamam algoritmui keliami reikalavimai, pagal kuriuos sudaroma jo blokinė schema, tiriami veikimo ypatumai, aiškinami informacijos šifravimo ir atkūrimo metodai. Algoritmas įgyvendinimas kompiuteryje ir programuojamose loginėse matricose (FPGA) „C#” ir „VHDL” programavimo kalbomis, po ko tiriama algoritmo greitaveika skirtinguose kompiuteriuose ir FPGA lustuose. Didžiausias pikselių apdorojimo dažnis, gautas kompiuteryje („i7-3610QM/2,3 GHz” procesoriuje) sudaro 982 kHz, FPGA („Kintex7-70T-3” luste) - 1773 MHz. Taikant šifravimą, algoritmo greitaveika kompiuteryje sumažėja apie 13 %, FPGA luste - apie 530 % ir sudaro, atitinkamai 870 kHz ir 335 MHz. Taigi, FPGA algoritmas veikia nuo 385 iki 1805 kartų greičiau, nei kompiuteryje, kas patvirtina jo įgyvendinimo programuojamoje logikoje efektyvumą.Darbą sudaro 4 skyriai: užduoties analizė, tyrimo metodų apžvalga, algoritmo sudarymas ir tyrimas ir jo modifikacijų įgyvendinimas, testavimas ir palyginimas. Darbo pabaigoje pateikiamas rezultatų apibendrinimas ir literatūros sąrašas.Darbo apimtis - 99 p. teksto be priedų, 60 iliustr., 19 lent., 25 bibliografiniai šaltiniai, 6 priedai.
The goal of this Master's thesis is to design and implement a ”LSB” steganography algorithm in programmable logic devices (PLDs). The algorithm is designed to conceal secret data bytes in a color picture. A ”WELL1024” pseudorandom number generator has been included in order to improve algorithm security.The first part of this thesis contains an analytical review of steganography methods and a research summary of similar and analogous algorithms. As a result, key algorithm requirements are formulated, a block diagram is drawn and key parameters are investigated.Two implementations of the algorithm are investigated in this thesis. The first one is intended to operate on a personal computer (PC) and is written in C# programming language. The second one is designed for Field-Programmable Gate Arrays (FPGA) and is written in VHDL programming language. The speed of the algorithm is compared on different PCs and FPGA chips. Maximum pixel processing frequencies on a computer (with ”i7-3610QM/2.3 GHz” processor) and FPGA (”Kintex7-70T-3” chip) were measured to be 982 kHz and 1773 MHz accordingly. When encryption is used, the speed of the algorithm decreases by 13 % in PCs and by 530 % in FPGAs and the processing frequencies decrease to 870 kHz and 335 MHz accordingly. Thus, the same algorithm works from 385 to 1805 times faster on an FPGA than a PC. The latter results confirm that the algorithm is more suitable to be implemented on PLDs.Thesis structure: task analysis, methods of the investigation, investigation of the algorithm and its modifications, algorithm implementation, testing and comparison. The results obtained were summarized and a list of bibliographical entries is presented.Thesis consists of: 99 pages of text without appendixes, 60 illustrations, 19 tables, 25 bibliographical entries, 6 appendixes.