Sąsūkos ir interpoliacijos koeficiento poveikio tyrimas ASK
Stankevičius, Linas | Kompiuterių inžinerijos katedra |
Baigiamajame magistro darbe išanalizuotas sąsūkos ir interpoliacijos poveikis ASK grandynuose. Išnagrinėti sąsūkos ir interpoliacijos pagrindiniai veikimo principai, kuriais remiantis, modeliavimui nustatomi koeficientų santykiai. Pateikta ASK grandynų apžvalga ir analizė, išsamiai išnagrinėta kiekvieno ASK grandyno privalumai ir trūkumai. Pasirinktas SIASK 8 skilčių ir išsamiai aprašytas pasirinkto SIASK modelio struktūra, veikimas bei pateiktos jį sudarančių blokų schemos. Paketu P-Spice sumodeliuotos signalo sąsūkos ir interpoliacijos schemos, kurios skirtos komparatoriniams ASK. Sumodeliuoti pereinamieji procesai diferiancialinių sąsūkos, interpoliacijos ir komparatoriaus pakopų persijungimo taškuose, prie sąsūkos koeficientų M = 4,6,8,10,12 ir interpoliacijos koeficientų k = 1,6,13. Išsamiai pateikti šių schemų dinaminių charakteristikų modeliavimo rezultatai. Išnagrinėjus teorinius ir praktinius sąsūkos ir interpoliacijos koeficientų taikymo ASK grandynams aspektus, pateikiamos baigiamojo darbo išvados. Darbą sudaro 6 dalys: įvadas ir užduoties analizė, ASK grandynų analizė ir parinkimas, ASK sąsūkos ir interpoliacijos schemų analizė ir parinkimas, sąsūkos ir interpoliacijos koeficiento poveikio tyrimas ASK grandynuose, rezultatų apibendrinimas, literatūros sąrašas. Darbo apimtis - 60 p. teksto 37 iliustr., 12 lent., 34 bibliografiniai šaltiniai.
In this master thesis is made investigation of influence of folding and interpolation in ADC circuits. Here is made detailed analysis of main working principes of folding and interpolation, and by them is determined ratio of factors for modeling. Also here is given overview and analysis of ADC circuits, made deep study of merits and demerits of each ADC circuit seperately. We have chosen SIASK of 8 segments and have described structure and operation of chosen SIASK model, and given schemes of it's composing blocks. Using program „P-Spice” is made model of folding and interpolation signal schemes, which is intended for ADC. In this work is made model of transitive proceses in transitive points of differencial folding, interpolation and comparator's stage, when folding factor is M = 4, 6, 8, 10, 12 and interpolation factor is k = 1, 6, 13. And is given detailed results of dynamic characteristics modelling of these schemes. After theoretical and practical analysis of applications of folding and interpolation factors in ADC circuits, finally is given conclusions of master thesis. Structure: introduction and analysis of tasks, analysis and selection of ADC circuits, analysis and selection of ADC folding and interpolation schemes, examination of influence of folding and interpolation factor in ADC circuit, overview of rezults, references. Thesis consist of: 60 p., 37 figures, 12 tables, 34 bibliographical entries.