Signalų-modeliavimas-ASK-komparatorių-įėjimo-grandinėse

Marcinkevičius, Albinas Jonas; Poviliauskas, Darius

Use this url to cite publication: https://hdl.handle.net/20.500.14911/128616

Signalų-modeliavimas-ASK-komparatorių-įėjimo-grandinėse

Details

Publication Type (CRIS)

Straipsnis kitame recenzuojamame leidinyje / Article in other peer-reviewed edition (S5)

Publication Type (eLABa)

Straipsnis kitame recenzuotame leidinyje / Article in other peer-reviewed publication (S4)

Author(s)

Author	Affiliation
Marcinkevičius, Albinas Jonas	Elektroninių sistemų katedra / Department of Electronic Systems (0549)
Poviliauskas, Darius	Elektroninių sistemų katedra / Department of Electronic Systems (0549)

Title

Signalų-modeliavimas-ASK-komparatorių-įėjimo-grandinėse

[lt]

A. Marcinkevičius, D. Poviliauskas

Title in other language

Signal Modeling for Input Circuits of A/D Converters Comparators

[en]

Is part of

Elektronika ir elektrotechnika

Published In

Year	Issue	Start Page	End Page
2001	5(34)	48	54

Publisher

Kaunas : Technologija

Extent

p. 48-54

URI

URI
https://hdl.handle.net/20.500.14911/128616

Science / Art Area

Technologijos mokslai / Technological sciences (T)

Field of Science / Art

Elektros ir elektronikos inžinerija / Electrical and electronic engineering (T001)

Abstract (lt)

Pateikiama optimizuota SK komparatorių grandyno topologijos struktūra, kurioje komparatoriai išdėstyti taip, kad plačiajuosčio analoginio signalo ir taktavimo impulsų vėlinimo trukmių skirtumas yra vienodas, todėl sumažėja diskretizavimo paklaida ir epertūrinio neapibrėžtumo trukmė.[...].